查看64位多核 MIPS 异常和中断结构的源代码

== 摘要 ==

* 四个高优先级例外，对应四个固定入口。前三个 Reset，TLB Refill，Cache Error 需要系统尽可能快地进入处理函数，因此他们的处理函数直接位于固定入口处。

* 所有其他例外共享第四个入口，统称一般例外 (General Exception)。他的处理函数区分具体哪个例外是通过 CP0_STATUS 的 ExcCode


* 中断例外的 ExcCode 为 0，他的处理函数区分具体的中断是通过 CP0_STATUS 的 IP7 ~ IP0，外围的中断控制器固定链接到其中的一位 IPn (n = 6 ~ 2)，中断控制器收到中断请求时，他会向上传递这个请求，IPn 会被置 1。这样就能进入到具体的中断控制器的处理函数中，他再访问一下中断控制器内部的 ISR 就能获取到是哪个具体的设备，从而进一步进入设备中断处理函数。

<br><br><br><br>
<br><br><br><br>
<br><br><br><br>