ESP32 ADC - 版本历史

Comcat：/* Study */

2016-12-15T06:12:16Z

‎Study

2016-12-14T14:15:26Z

‎Study

2016-12-14T14:13:31Z

‎Study

2016-12-14T14:13:13Z

‎Study

2016-12-14T14:11:54Z

‎Study

2016-12-14T14:11:29Z

‎Study

2016-12-14T14:10:48Z

‎Coding

2016-12-14T14:10:31Z

‎ADC Registers

2016-12-06T07:09:29Z

‎ADC Registers

2016-11-23T14:46:16Z

‎API

@@ 第434行： / 第434行： @@
      adc_value = GET_PERI_REG_BITS2(SENS_SAR_MEAS_START1_REG, SENS_MEAS1_DATA_SAR, SENS_MEAS1_DATA_SAR_S);
      portEXIT_CRITICAL(&rtc_spinlock);
      return adc_value;

@@ 第405行： / 第405行： @@
      return ESP_OK;
+}
 </source>

@@ 第401行： / 第401行： @@
      //digital sar1_bit_width[1:0]=3
      SET_PERI_REG_BITS(SENS_SAR_READ_CTRL_REG, SENS_SAR1_SAMPLE_BIT_V, width_bit, SENS_SAR1_SAMPLE_BIT_S);
      portEXIT_CRITICAL(&rtc_spinlock);

@@ 第391行： / 第391行： @@
+{
      portENTER_CRITICAL(&rtc_spinlock);
-     SET_PERI_REG_BITS(SENS_SAR_START_FORCE_REG, SENS_SAR1_BIT_WIDTH_V, width_bit, SENS_SAR1_BIT_WIDTH_S);  //SAR2_BIT_WIDTH[1:0]=0x3, SAR1_BIT_WIDTH[1:0]=0x3
      //Invert the adc value,the Output value is invert
      SET_PERI_REG_MASK(SENS_SAR_READ_CTRL_REG, SENS_SAR1_DATA_INV);
      //Set The adc sample width,invert adc value,must
-     SET_PERI_REG_BITS(SENS_SAR_READ_CTRL_REG, SENS_SAR1_SAMPLE_BIT_V, width_bit, SENS_SAR1_SAMPLE_BIT_S); //digital sar1_bit_width[1:0]=3
+     //digital sar1_bit_width[1:0]=3
      portEXIT_CRITICAL(&rtc_spinlock);

@@ 第378行： / 第378行： @@
      RTC_MODULE_CHECK(channel < ADC1_CHANNEL_MAX, "ADC Channel Err", ESP_ERR_INVALID_ARG);
      RTC_MODULE_CHECK(atten <= ADC_ATTEN_11db, "ADC Atten Err", ESP_ERR_INVALID_ARG);
      adc1_pad_init(channel);
      portENTER_CRITICAL(&rtc_spinlock);
      SET_PERI_REG_BITS(SENS_SAR_ATTEN1_REG, 3, atten, (channel * 2)); //SAR1_atten

@@ 第365行： / 第365行： @@
+{
      gpio_num_t gpio_num = 0;
-     ADC1_CHECK_FUNCTION_RET(adc1_pad_get_io_num(channel, &gpio_num));
+     adc1_pad_get_io_num(channel, &gpio_num);
-     ADC1_CHECK_FUNCTION_RET(rtc_gpio_init(gpio_num));
+     rtc_gpio_init(gpio_num);
-     ADC1_CHECK_FUNCTION_RET(rtc_gpio_output_disable(gpio_num));
+     rtc_gpio_output_disable(gpio_num);
-     ADC1_CHECK_FUNCTION_RET(rtc_gpio_input_disable(gpio_num));
+     rtc_gpio_input_disable(gpio_num);
-     ADC1_CHECK_FUNCTION_RET(gpio_set_pull_mode(gpio_num, GPIO_FLOATING));
+     gpio_set_pull_mode(gpio_num, GPIO_FLOATING);
      return ESP_OK;

@@ 第359行： / 第359行： @@
 <br><br>
-=== Coding ===
+=== Study ===
 <source lang=cpp>

@@ 第355行： / 第355行： @@
 /*description: 1: HALL PHASE is controlled by SW  0: HALL PHASE is controlled
   by FSM in ULP-coprocessor*/
 </source>

@@ 第32行： / 第32行： @@
      ADC1_GPIO34,
      ADC1_GPIO35
 };
@@ 第43行： / 第56行： @@
 /* Range of the return value is [0, 4096] */
 uint32_t adc1_read(enum adc1_pad pad, enum adc_atten att);
 /*