ESP32 RTC Init - 版本历史

Comcat：/* Overview */

2016-12-15T09:10:52Z

‎Overview

Comcat：/* Overview */

2016-12-15T09:07:43Z

‎Overview

Comcat：/* Overview */

2016-12-15T09:04:40Z

‎Overview

Comcat：/* Overview */

2016-12-15T08:58:30Z

‎Overview

显示差异

Comcat：/* Overview */

2016-12-15T08:56:36Z

‎Overview

Comcat：/* Overview */

2016-12-15T08:37:54Z

‎Overview

2016年12月15日 (四) 08:37 Comcat

2016-12-15T08:37:24Z

Comcat：/* Overview */

2016-12-08T16:19:27Z

‎Overview

Comcat：/* Overview */

2016-12-08T15:59:02Z

‎Overview

Comcat：/* Overview */

2016-12-08T15:25:02Z

‎Overview

@@ 第60行： / 第60行： @@
      REG_CLR_BIT(RTC_CNTL_REG, 1 << 9);
-     /* RTC_CNTL_DBOOST_FORCE_PD : R/W ;bitpos:[28] ;default: 1'd0;  RTC_DBOOST force power down*/
+     if (p6 != 0) {
-    REG_SET_BIT(RTC_CNTL_REG, 1 << 28);
+        /* RTC_CNTL_DBOOST_FORCE_PD : R/W ;bitpos:[28] ;default: 1'd0;  RTC_DBOOST force power down*/
-     REG_CLR_BIT(RTC_CNTL_REG, 1 << 28);
+        REG_SET_BIT(RTC_CNTL_REG, 1 << 28);
+     } else {
      /* RTC_CNTL_LSLP_MEM_FORCE_PU : R/W ;bitpos:[4] ;default: 1'b1; memories in digital core force no PD in sleep*/
      REG_CLR_BIT(RTC_CNTL_DIG_PWC_REG, 1 << 4);

@@ 第13行： / 第13行： @@
      REG_SET_BITS(RTC_CNTL_BIAS_CONF_REG, RTC_CNTL_DEC_HEARTBEAT_WIDTH | RTC_CNTL_INC_HEARTBEAT_PERIOD);
      // CK8M force power up
      REG_SET_BITS(RTC_CNTL_CLK_CONF_REG, RTC_CNTL_CK8M_FORCE_PU);
@@ 第107行： / 第109行： @@
      REG_CLR_BIT(RTC_CNTL_DIG_ISO_REG, 1 << 12);
-     if (p4 == 0) {
+     if (p5 == 0) {
          rtc_lslp_mem_inf_pd_cfg(0, 0, 0, 0, 0, p5);
          return;

@@ 第107行： / 第107行： @@
      REG_CLR_BIT(RTC_CNTL_DIG_ISO_REG, 1 << 12);
-     if (p5 == 0) {
+     if (p4 == 0) {
          rtc_lslp_mem_inf_pd_cfg(0, 0, 0, 0, 0, p5);
          return;

@@ 第6行： / 第6行： @@
 REG_SET_BITS(RTC_CNTL_TIMER1_REG, p1 << 6, RTC_CNTL_CK8M_WAIT_M)
-REG_SET_BIT(RTC_CNTL_BIAS_CONF_REG, RTC_CNTL_DBG_ATTEN_M);
+REG_SET_BITS(RTC_CNTL_BIAS_CONF_REG, RTC_CNTL_DBG_ATTEN_M);
-REG_SET_BIT(RTC_CNTL_BIAS_CONF_REG, RTC_CNTL_DEC_HEARTBEAT_WIDTH | RTC_CNTL_INC_HEARTBEAT_PERIOD);
-REG_CLR_BIT(RTC_CNTL_CLK_CONF_REG, RTC_CNTL_CK8M_FORCE_PU);
 </source>

←上一版本		2016年12月15日 (四) 08:37的版本
第12行：		第12行：

	</source>		</source>
		+
		+	<br><br>
		+
		+	== Analysis ==

	<source lang=c>		<source lang=c>

@@ 第279行： / 第279行： @@
 x4008e76e <rtc_init+462>:	s32i.n	a7, a8, 0
 x4008e770 <rtc_init+464>:	memw
 REG_CLR_BIT(RTC_CNTL_DIG_PWC_REG, 0x0001 5540);
@@ 第284行： / 第285行： @@
 x4008e773 <rtc_init+467>:	l32i.n	a12, a9, 0
 x4008e775 <rtc_init+469>:	l32r	a7, 0x4008e594  /* 0xfffedfff */
-x4008e778 <rtc_init+472>:	l32r	a8, 0x4008e598  /* 0x3ff48088 */
+x4008e778 <rtc_init+472>:	l32r	a8, 0x4008e598  /* 0x3ff48088, RTC_CNTL_DIG_ISO_REG */
 x4008e77b <rtc_init+475>:	and	a7, a12, a7
 x4008e77e <rtc_init+478>:	memw
@@ 第299行： / 第300行： @@
 x4008e78e <rtc_init+494>:	s32i.n	a10, a9, 0
 x4008e790 <rtc_init+496>:	memw
 REG_CLR_BIT(RTC_CNTL_PWC_REG, 1 << 19);
 x4008e793 <rtc_init+499>:	l32i.n	a7, a8, 0
@@ 第308行： / 第309行： @@
 x4008e79b <rtc_init+507>:	s32i.n	a11, a8, 0
 x4008e79d <rtc_init+509>:	memw
-REG_CLR_BIT(RTC_CNTL_DIG_PWC_REG, 1 << 31);
+REG_CLR_BIT(RTC_CNTL_DIG_ISO_REG, 1 << 31);
 x4008e7a0 <rtc_init+512>:	l32i.n	a7, a8, 0
@@ 第316行： / 第319行： @@
 x4008e7a8 <rtc_init+520>:	s32i.n	a4, a8, 0
 x4008e7aa <rtc_init+522>:	memw
-/* RTC_CNTL_INTER_RAM4_PD_EN : R/W ;bitpos:[29] ;default: 0; enable power down internal SRAM 4 in sleep*/
+/* RTC_CNTL_WIFI_FORCE_NOISO : R/W ;bitpos:[29] ;default: 1'd1 ; */
-REG_CLR_BIT(RTC_CNTL_DIG_PWC_REG, 1 << 29);
+REG_CLR_BIT(RTC_CNTL_DIG_ISO_REG, 1 << 29);
 x4008e7ad <rtc_init+525>:	l32i.n	a7, a8, 0
@@ 第326行： / 第330行： @@
 x4008e7b8 <rtc_init+536>:	s32i.n	a4, a8, 0
 x4008e7ba <rtc_init+538>:	memw
-REG_CLR_BIT(RTC_CNTL_DIG_PWC_REG, 1 << 27 | 1 << 25 | 1 << 23 | 1 << 21 | 1 << 19 | 1 << 17);
+REG_CLR_BIT(RTC_CNTL_DIG_ISO_REG, 1 << 27 | 1 << 25 | 1 << 23 | 1 << 21 | 1 << 19 | 1 << 17);
 x4008e7bd <rtc_init+541>:	l32i.n	a7, a9, 0
-x4008e7bf <rtc_init+543>:	movi.n	a4, -6
+x4008e7bf <rtc_init+543>:	movi.n	a4, -6  /* a4 = 0xffff fffa */
 x4008e7c1 <rtc_init+545>:	and	a4, a7, a4
 x4008e7c4 <rtc_init+548>:	memw
 x4008e7c7 <rtc_init+551>:	s32i.n	a4, a9, 0
 x4008e7c9 <rtc_init+553>:	memw
 x4008e7cc <rtc_init+556>:	l32i.n	a7, a9, 0
-x4008e7ce <rtc_init+558>:	movi	a4, -33
+x4008e7ce <rtc_init+558>:	movi	a4, -33  /* a4 = 0xffff ffdf */
 x4008e7d1 <rtc_init+561>:	and	a4, a7, a4
 x4008e7d4 <rtc_init+564>:	memw
 x4008e7d7 <rtc_init+567>:	s32i.n	a4, a9, 0
 x4008e7d9 <rtc_init+569>:	memw
 x4008e7dc <rtc_init+572>:	l32i.n	a7, a8, 0
@@ 第349行： / 第361行： @@
 x4008e7e7 <rtc_init+583>:	s32i.n	a4, a8, 0
 x4008e7e9 <rtc_init+585>:	memw
 x4008e7ec <rtc_init+588>:	l32i.n	a7, a8, 0
@@ 第355行： / 第371行： @@
 x4008e7f4 <rtc_init+596>:	memw
 x4008e7f7 <rtc_init+599>:	s32i.n	a4, a8, 0
 x4008e7f9 <rtc_init+601>:	beqz.n	a6, 0x4008e80e <rtc_init+622> // if (a6 == 0); jump to 622 --->

@@ 第213行： / 第213行： @@
 x4008e708 <rtc_init+360>:	s32i.n	a8, a9, 0
 x4008e70a <rtc_init+362>:	memw
 REG_CLR_BIT(RTC_CNTL_REG, 1 << 9);
@@ 第218行： / 第219行： @@
 x4008e70d <rtc_init+365>:	l32i.n	a8, a9, 0
-x4008e70f <rtc_init+367>:	beqz.n	a7, 0x4008e720 <rtc_init+384>
+x4008e70f <rtc_init+367>:	beqz.n	a7, 0x4008e720 <rtc_init+384>  // if (a7 == 0); jump to 384
 x4008e711 <rtc_init+369>:	l32r	a7, 0x400865e0  /* 0x10000000 */
@@ 第224行： / 第225行： @@
 x4008e717 <rtc_init+375>:	memw
 x4008e71a <rtc_init+378>:	s32i.n	a7, a9, 0
 x4008e71c <rtc_init+380>:	j	0x4008e72b <rtc_init+395>
 x4008e71e <rtc_init+382>:	0x0000
 x4008e720 <rtc_init+384>:	l32r	a7, 0x40087248  /* 0xefffffff */
-x4008e723 <rtc_init+387>:	and	a7, a8, a7
+x4008e723 <rtc_init+387>:	and	a7, a8, a7  /* clear BIT[28] */
 x4008e726 <rtc_init+390>:	memw
 x4008e729 <rtc_init+393>:	s32i.n	a7, a9, 0
 >>>>
-x4008e72b <rtc_init+395>:	l32r	a8, 0x4008e2f0  /* 0x3ff48084 */
+x4008e72b <rtc_init+395>:	l32r	a8, 0x4008e2f0  /* 0x3ff48084, RTC_CNTL_DIG_PWC_REG */
-x4008e72e <rtc_init+398>:	movi.n	a7, -17
+x4008e72e <rtc_init+398>:	movi.n	a7, -17  /* a7 = 0xffff ffef */
 x4008e730 <rtc_init+400>:	memw
 x4008e733 <rtc_init+403>:	l32i.n	a9, a8, 0
@@ 第241行： / 第248行： @@
 x4008e73b <rtc_init+411>:	s32i.n	a7, a8, 0
 x4008e73d <rtc_init+413>:	memw
 x4008e740 <rtc_init+416>:	l32i.n	a9, a8, 0
@@ 第248行： / 第258行： @@
 x4008e74b <rtc_init+427>:	s32i.n	a7, a8, 0
 x4008e74d <rtc_init+429>:	memw
 x4008e750 <rtc_init+432>:	l32i.n	a9, a8, 0
-x4008e752 <rtc_init+434>:	l32r	a7, 0x4008c704  /* 0xfffbffff *?
+x4008e752 <rtc_init+434>:	l32r	a7, 0x4008c704  /* 0xfffbffff */
 x4008e755 <rtc_init+437>:	and	a7, a9, a7
 x4008e758 <rtc_init+440>:	memw
 x4008e75b <rtc_init+443>:	s32i.n	a7, a8, 0
 x4008e75d <rtc_init+445>:	memw
 x4008e760 <rtc_init+448>:	l32i.n	a12, a8, 0
 x4008e762 <rtc_init+450>:	l32r	a7, 0x4008e590  /* 0xfffeaabf */
-x4008e765 <rtc_init+453>:	l32r	a9, 0x4008e2f4  /* 0x3ff48080 */
+x4008e765 <rtc_init+453>:	l32r	a9, 0x4008e2f4  /* 0x3ff48080, RTC_CNTL_PWC_REG */
-x4008e768 <rtc_init+456>:	and	a7, a12, a7
+x4008e768 <rtc_init+456>:	and	a7, a12, a7  /* clear bit 16, 14, 12, 10, 8, 6 */
 x4008e76b <rtc_init+459>:	memw
 x4008e76e <rtc_init+462>:	s32i.n	a7, a8, 0
 x4008e770 <rtc_init+464>:	memw
 x4008e773 <rtc_init+467>:	l32i.n	a12, a9, 0
@@ 第271行： / 第289行： @@
 x4008e781 <rtc_init+481>:	s32i.n	a7, a9, 0
 x4008e783 <rtc_init+483>:	memw
 x4008e786 <rtc_init+486>:	l32i.n	a7, a9, 0
-x4008e788 <rtc_init+488>:	and	a10, a7, a10
+x4008e788 <rtc_init+488>:	and	a10, a7, a10  /* a10 = 0xfff7ffff */
 x4008e78b <rtc_init+491>:	memw
 x4008e78e <rtc_init+494>:	s32i.n	a10, a9, 0
 x4008e790 <rtc_init+496>:	memw
 x4008e793 <rtc_init+499>:	l32i.n	a7, a8, 0
-x4008e795 <rtc_init+501>:	and	a11, a7, a11
+x4008e795 <rtc_init+501>:	and	a11, a7, a11  /*  a11 = 0x7fffffff */
 x4008e798 <rtc_init+504>:	memw
 x4008e79b <rtc_init+507>:	s32i.n	a11, a8, 0
 x4008e79d <rtc_init+509>:	memw
 x4008e7a0 <rtc_init+512>:	l32i.n	a7, a8, 0
-x4008e7a2 <rtc_init+514>:	and	a4, a7, a4
+x4008e7a2 <rtc_init+514>:	and	a4, a7, a4  /* 0xdfffffff */
 x4008e7a5 <rtc_init+517>:	memw
 x4008e7a8 <rtc_init+520>:	s32i.n	a4, a8, 0
 x4008e7aa <rtc_init+522>:	memw
 x4008e7ad <rtc_init+525>:	l32i.n	a7, a8, 0
 x4008e7af <rtc_init+527>:	l32r	a4, 0x4008e59c  /* 0xf555ffff */
-x4008e7b2 <rtc_init+530>:	and	a4, a7, a4
+x4008e7b2 <rtc_init+530>:	and	a4, a7, a4  /* clear bit 27, 25, 23, 21, 19, 17 */
 x4008e7b5 <rtc_init+533>:	memw
 x4008e7b8 <rtc_init+536>:	s32i.n	a4, a8, 0
 x4008e7ba <rtc_init+538>:	memw
 x4008e7bd <rtc_init+541>:	l32i.n	a7, a9, 0

@@ 第127行： / 第127行： @@
 x4008e67a <rtc_init+218>:	l32i.n	a4, a8, 0
-x4008e67c <rtc_init+220>:	l32r	a9, 0x4008e4d4  /* a9 = 0x3ff48030 */
+x4008e67c <rtc_init+220>:	l32r	a9, 0x4008e4d4  /* a9 = 0x3ff48030,  RTC_CNTL_ANA_CONF_REG*/
-x4008e67f <rtc_init+223>:	and	a4, a4, a10
+x4008e67f <rtc_init+223>:	and	a4, a4, a10  /* a10 =  0xfff7ffff, clear bit 19 */
 x4008e682 <rtc_init+226>:	memw
 x4008e685 <rtc_init+229>:	s32i.n	a4, a8, 0
 x4008e687 <rtc_init+231>:	memw
 x4008e68a <rtc_init+234>:	l32i.n	a11, a8, 0
@@ 第139行： / 第142行： @@
 x4008e695 <rtc_init+245>:	s32i.n	a4, a8, 0
 x4008e697 <rtc_init+247>:	memw
 x4008e69a <rtc_init+250>:	l32i.n	a11, a8, 0
@@ 第146行： / 第152行： @@
 x4008e6a5 <rtc_init+261>:	s32i.n	a4, a8, 0
 x4008e6a7 <rtc_init+263>:	memw
 x4008e6aa <rtc_init+266>:	l32i.n	a11, a9, 0
@@ 第153行： / 第162行： @@
 x4008e6b5 <rtc_init+277>:	s32i.n	a4, a9, 0
 x4008e6b7 <rtc_init+279>:	memw
 x4008e6ba <rtc_init+282>:	l32i.n	a11, a9, 0
@@ 第160行： / 第172行： @@
 x4008e6c5 <rtc_init+293>:	s32i.n	a4, a9, 0
 x4008e6c7 <rtc_init+295>:	memw
 x4008e6ca <rtc_init+298>:	l32i.n	a11, a8, 0
 x4008e6cc <rtc_init+300>:	l32r	a4, 0x40088a14  /* 0xfffff7ff */
-x4008e6cf <rtc_init+303>:	l32r	a9, 0x4008e58c  /* 0x3ff4807c */
+x4008e6cf <rtc_init+303>:	l32r	a9, 0x4008e58c  /* 0x3ff4807c, RTC_CNTL_REG */
 x4008e6d2 <rtc_init+306>:	and	a4, a11, a4
 x4008e6d5 <rtc_init+309>:	memw
 x4008e6d8 <rtc_init+312>:	s32i.n	a4, a8, 0
 x4008e6da <rtc_init+314>:	memw
 x4008e6dd <rtc_init+317>:	l32i.n	a12, a8, 0
@@ 第175行： / 第193行： @@
 x4008e6e8 <rtc_init+328>:	s32i.n	a4, a8, 0
 x4008e6ea <rtc_init+330>:	memw
 x4008e6ed <rtc_init+333>:	l32i.n	a8, a9, 0
@@ 第183行： / 第204行： @@
 x4008e6fb <rtc_init+347>:	s32i.n	a8, a9, 0
 x4008e6fd <rtc_init+349>:	memw
 x4008e700 <rtc_init+352>:	l32i.n	a8, a9, 0
-x4008e702 <rtc_init+354>:	and	a8, a8, a4
+x4008e702 <rtc_init+354>:	and	a8, a8, a4  /* a4 = 0xffff_fdff */
 x4008e705 <rtc_init+357>:	memw
 x4008e708 <rtc_init+360>:	s32i.n	a8, a9, 0
 x4008e70a <rtc_init+362>:	memw
 x4008e70d <rtc_init+365>:	l32i.n	a8, a9, 0