查看基于忆阻器的DLA的源代码
←
基于忆阻器的DLA
跳转到:
导航
,
搜索
因为以下原因,你没有权限编辑本页:
您刚才请求的操作只有这个用户组中的用户才能使用:
用户
您可以查看并复制此页面的源代码:
== 申明 == By Matery Allen 最近导师让调研总结一下关于DLA的研究,过程中注意到了ReRAM这个领域,通过几篇论文大概总结了一下,也是初次接触ReRAM相关的DLA,整个过程时间比较短,难免会有错误,还请见谅。 先前的DNN加速器主要是GPU、FPGA、ASIC为主,其中以ASIC的能效最好,以ASIC为例,大多数的DNN加速器作为一个co-processor出现,这样带来的问题是processor需要频繁跟主存进行数据交换,造成大量time-consuming和energy-consuming,寒武纪的DianNao在DRAM访存上消耗了整体95%的功耗。因此越来越多的方案采用大容量的片上SRAM来减少processor访存DRAM,即使这样,还不能解决输入和输出数据传输造成的功耗,而且片上SRAM的功耗也不少。所以,学术界提出了ReRAM Crossbar-based Accelerator for DNN,ReRAM可以说在这方面有天然的优势,集存储和计算功能于一身,灵活的可配置特性,基于ReRAM的DLA理论上可以提供很高的能效,这点可以从PRIME的设计方案中得知。同时将DRAM的读写速度与SSD的非易失性结合于一身,这也是ReRAM替代DRAM成为主存的潜力,这些优点我们暂且不说,接下来主要讨论ReRAM作为DNN加速器的潜力。 <br>
返回到
基于忆阻器的DLA
。
个人工具
3.144.18.4
该IP地址的讨论
登录
名字空间
页面
讨论
变换
查看
阅读
查看源代码
查看历史
操作
搜索
导航
首页
社区专页
新闻动态
最近更改
随机页面
帮助
工具箱
链入页面
相关更改
特殊页面