查看ESP32 RTC的源代码
←
ESP32 RTC
跳转到:
导航
,
搜索
因为以下原因,你没有权限编辑本页:
您刚才请求的操作只有这个用户组中的用户才能使用:
用户
您可以查看并复制此页面的源代码:
== Register == === RTC IO === components/esp32/include/soc/rtc_io_reg.h <source lang=cpp> #define DR_REG_RTCIO_BASE 0x3ff48400 #define RTC_GPIO_OUT_REG (DR_REG_RTCIO_BASE + 0x0) #define RTC_GPIO_OUT_W1TS_REG (DR_REG_RTCIO_BASE + 0x4) #define RTC_GPIO_OUT_W1TC_REG (DR_REG_RTCIO_BASE + 0x8) #define RTC_GPIO_ENABLE_REG (DR_REG_RTCIO_BASE + 0xc) #define RTC_GPIO_ENABLE_W1TS_REG (DR_REG_RTCIO_BASE + 0x10) #define RTC_GPIO_ENABLE_W1TC_REG (DR_REG_RTCIO_BASE + 0x14) #define RTC_GPIO_STATUS_REG (DR_REG_RTCIO_BASE + 0x18) #define RTC_GPIO_STATUS_W1TS_REG (DR_REG_RTCIO_BASE + 0x1c) #define RTC_GPIO_STATUS_W1TC_REG (DR_REG_RTCIO_BASE + 0x20) #define RTC_GPIO_IN_REG (DR_REG_RTCIO_BASE + 0x24) #define RTC_GPIO_PIN0_REG (DR_REG_RTCIO_BASE + 0x28) #define RTC_GPIO_PIN1_REG (DR_REG_RTCIO_BASE + 0x2c) #define RTC_GPIO_PIN2_REG (DR_REG_RTCIO_BASE + 0x30) #define RTC_GPIO_PIN3_REG (DR_REG_RTCIO_BASE + 0x34) #define RTC_GPIO_PIN4_REG (DR_REG_RTCIO_BASE + 0x38) #define RTC_GPIO_PIN5_REG (DR_REG_RTCIO_BASE + 0x3c) #define RTC_GPIO_PIN6_REG (DR_REG_RTCIO_BASE + 0x40) #define RTC_GPIO_PIN7_REG (DR_REG_RTCIO_BASE + 0x44) #define RTC_GPIO_PIN8_REG (DR_REG_RTCIO_BASE + 0x48) #define RTC_GPIO_PIN9_REG (DR_REG_RTCIO_BASE + 0x4c) #define RTC_GPIO_PIN10_REG (DR_REG_RTCIO_BASE + 0x50) #define RTC_GPIO_PIN11_REG (DR_REG_RTCIO_BASE + 0x54) #define RTC_GPIO_PIN12_REG (DR_REG_RTCIO_BASE + 0x58) #define RTC_GPIO_PIN13_REG (DR_REG_RTCIO_BASE + 0x5c) #define RTC_GPIO_PIN14_REG (DR_REG_RTCIO_BASE + 0x60) #define RTC_GPIO_PIN15_REG (DR_REG_RTCIO_BASE + 0x64) #define RTC_GPIO_PIN16_REG (DR_REG_RTCIO_BASE + 0x68) #define RTC_GPIO_PIN17_REG (DR_REG_RTCIO_BASE + 0x6c) #define RTC_IO_RTC_DEBUG_SEL_REG (DR_REG_RTCIO_BASE + 0x70) #define RTC_IO_DIG_PAD_HOLD_REG (DR_REG_RTCIO_BASE + 0x74) #define RTC_IO_HALL_SENS_REG (DR_REG_RTCIO_BASE + 0x78) #define RTC_IO_SENSOR_PADS_REG (DR_REG_RTCIO_BASE + 0x7c) #define RTC_IO_ADC_PAD_REG (DR_REG_RTCIO_BASE + 0x80) #define RTC_IO_PAD_DAC1_REG (DR_REG_RTCIO_BASE + 0x84) #define RTC_IO_PAD_DAC2_REG (DR_REG_RTCIO_BASE + 0x88) #define RTC_IO_XTAL_32K_PAD_REG (DR_REG_RTCIO_BASE + 0x8c) #define RTC_IO_TOUCH_CFG_REG (DR_REG_RTCIO_BASE + 0x90) #define RTC_IO_TOUCH_PAD0_REG (DR_REG_RTCIO_BASE + 0x94) #define RTC_IO_TOUCH_PAD1_REG (DR_REG_RTCIO_BASE + 0x98) #define RTC_IO_TOUCH_PAD2_REG (DR_REG_RTCIO_BASE + 0x9c) #define RTC_IO_TOUCH_PAD3_REG (DR_REG_RTCIO_BASE + 0xa0) #define RTC_IO_TOUCH_PAD4_REG (DR_REG_RTCIO_BASE + 0xa4) #define RTC_IO_TOUCH_PAD5_REG (DR_REG_RTCIO_BASE + 0xa8) #define RTC_IO_TOUCH_PAD6_REG (DR_REG_RTCIO_BASE + 0xac) #define RTC_IO_TOUCH_PAD7_REG (DR_REG_RTCIO_BASE + 0xb0) #define RTC_IO_TOUCH_PAD8_REG (DR_REG_RTCIO_BASE + 0xb4) #define RTC_IO_TOUCH_PAD9_REG (DR_REG_RTCIO_BASE + 0xb8) #define RTC_IO_EXT_WAKEUP0_REG (DR_REG_RTCIO_BASE + 0xbc) #define RTC_IO_XTL_EXT_CTR_REG (DR_REG_RTCIO_BASE + 0xc0) #define RTC_IO_SAR_I2C_IO_REG (DR_REG_RTCIO_BASE + 0xc4) #define RTC_IO_DATE_REG (DR_REG_RTCIO_BASE + 0xc8) </source> <br><br> === RTC Ctrl === components/esp32/include/soc/rtc_cntl_reg.h <source lang=cpp> /************************************************************************************** * Note: * * Some Rtc memory and registers are used, in ROM or in internal library. * * Please do not use reserved or used rtc memory or registers. * * * ************************************************************************************* * RTC Memory & Store Register usage ************************************************************************************* * rtc memory addr type size usage * 0x3ff61000(0x50000000) Slow SIZE_CP Co-Processor code/Reset Entry * 0x3ff61000+SIZE_CP Slow 4096-SIZE_CP * 0x3ff62800 Slow 4096 Reserved * * 0x3ff80000(0x400c0000) Fast 8192 deep sleep entry code * ************************************************************************************* * Rtc store registers usage * RTC_CNTL_STORE0_REG * RTC_CNTL_STORE1_REG * RTC_CNTL_STORE2_REG * RTC_CNTL_STORE3_REG * RTC_CNTL_STORE4_REG Reserved * RTC_CNTL_STORE5_REG External Xtal Frequency * RTC_CNTL_STORE6_REG FAST_RTC_MEMORY_ENTRY * RTC_CNTL_STORE7_REG FAST_RTC_MEMORY_CRC ************************************************************************************* */ #define DR_REG_RTCCNTL_BASE 0x3ff48000 #define RTC_CNTL_OPTIONS0_REG (DR_REG_RTCCNTL_BASE + 0x0) #define RTC_CNTL_SLP_TIMER0_REG (DR_REG_RTCCNTL_BASE + 0x4) #define RTC_CNTL_SLP_TIMER1_REG (DR_REG_RTCCNTL_BASE + 0x8) #define RTC_CNTL_TIME_UPDATE_REG (DR_REG_RTCCNTL_BASE + 0xc) #define RTC_CNTL_TIME0_REG (DR_REG_RTCCNTL_BASE + 0x10) #define RTC_CNTL_TIME1_REG (DR_REG_RTCCNTL_BASE + 0x14) #define RTC_CNTL_STATE0_REG (DR_REG_RTCCNTL_BASE + 0x18) #define RTC_CNTL_TIMER1_REG (DR_REG_RTCCNTL_BASE + 0x1c) #define RTC_CNTL_TIMER2_REG (DR_REG_RTCCNTL_BASE + 0x20) #define RTC_CNTL_TIMER3_REG (DR_REG_RTCCNTL_BASE + 0x24) #define RTC_CNTL_TIMER4_REG (DR_REG_RTCCNTL_BASE + 0x28) #define RTC_CNTL_TIMER5_REG (DR_REG_RTCCNTL_BASE + 0x2c) #define RTC_CNTL_ANA_CONF_REG (DR_REG_RTCCNTL_BASE + 0x30) #define RTC_CNTL_RESET_STATE_REG (DR_REG_RTCCNTL_BASE + 0x34) #define RTC_CNTL_WAKEUP_STATE_REG (DR_REG_RTCCNTL_BASE + 0x38) #define RTC_CNTL_INT_ENA_REG (DR_REG_RTCCNTL_BASE + 0x3c) #define RTC_CNTL_INT_RAW_REG (DR_REG_RTCCNTL_BASE + 0x40) #define RTC_CNTL_INT_ST_REG (DR_REG_RTCCNTL_BASE + 0x44) #define RTC_CNTL_INT_CLR_REG (DR_REG_RTCCNTL_BASE + 0x48) #define RTC_CNTL_STORE0_REG (DR_REG_RTCCNTL_BASE + 0x4c) #define RTC_CNTL_STORE1_REG (DR_REG_RTCCNTL_BASE + 0x50) #define RTC_CNTL_STORE2_REG (DR_REG_RTCCNTL_BASE + 0x54) #define RTC_CNTL_STORE3_REG (DR_REG_RTCCNTL_BASE + 0x58) #define RTC_CNTL_EXT_XTL_CONF_REG (DR_REG_RTCCNTL_BASE + 0x5c) #define RTC_CNTL_EXT_WAKEUP_CONF_REG (DR_REG_RTCCNTL_BASE + 0x60) #define RTC_CNTL_SLP_REJECT_CONF_REG (DR_REG_RTCCNTL_BASE + 0x64) #define RTC_CNTL_CPU_PERIOD_CONF_REG (DR_REG_RTCCNTL_BASE + 0x68) #define RTC_CNTL_SDIO_ACT_CONF_REG (DR_REG_RTCCNTL_BASE + 0x6c) #define RTC_CNTL_CLK_CONF_REG (DR_REG_RTCCNTL_BASE + 0x70) #define RTC_CNTL_SDIO_CONF_REG (DR_REG_RTCCNTL_BASE + 0x74) #define RTC_CNTL_BIAS_CONF_REG (DR_REG_RTCCNTL_BASE + 0x78) #define RTC_CNTL_REG (DR_REG_RTCCNTL_BASE + 0x7c) #define RTC_CNTL_PWC_REG (DR_REG_RTCCNTL_BASE + 0x80) #define RTC_CNTL_DIG_PWC_REG (DR_REG_RTCCNTL_BASE + 0x84) #define RTC_CNTL_DIG_ISO_REG (DR_REG_RTCCNTL_BASE + 0x88) #define RTC_CNTL_WDTCONFIG0_REG (DR_REG_RTCCNTL_BASE + 0x8c) #define RTC_CNTL_WDTCONFIG1_REG (DR_REG_RTCCNTL_BASE + 0x90) #define RTC_CNTL_WDTCONFIG2_REG (DR_REG_RTCCNTL_BASE + 0x94) #define RTC_CNTL_WDTCONFIG3_REG (DR_REG_RTCCNTL_BASE + 0x98) #define RTC_CNTL_WDTCONFIG4_REG (DR_REG_RTCCNTL_BASE + 0x9c) #define RTC_CNTL_WDTFEED_REG (DR_REG_RTCCNTL_BASE + 0xa0) #define RTC_CNTL_WDTWPROTECT_REG (DR_REG_RTCCNTL_BASE + 0xa4) #define RTC_CNTL_TEST_MUX_REG (DR_REG_RTCCNTL_BASE + 0xa8) #define RTC_CNTL_SW_CPU_STALL_REG (DR_REG_RTCCNTL_BASE + 0xac) #define RTC_CNTL_STORE4_REG (DR_REG_RTCCNTL_BASE + 0xb0) #define RTC_CNTL_STORE5_REG (DR_REG_RTCCNTL_BASE + 0xb4) #define RTC_CNTL_STORE6_REG (DR_REG_RTCCNTL_BASE + 0xb8) #define RTC_CNTL_STORE7_REG (DR_REG_RTCCNTL_BASE + 0xbc) #define RTC_CNTL_DIAG0_REG (DR_REG_RTCCNTL_BASE + 0xc0) #define RTC_CNTL_DIAG1_REG (DR_REG_RTCCNTL_BASE + 0xc4) #define RTC_CNTL_HOLD_FORCE_REG (DR_REG_RTCCNTL_BASE + 0xc8) #define RTC_CNTL_EXT_WAKEUP1_REG (DR_REG_RTCCNTL_BASE + 0xcc) #define RTC_CNTL_EXT_WAKEUP1_STATUS_REG (DR_REG_RTCCNTL_BASE + 0xd0) #define RTC_CNTL_BROWN_OUT_REG (DR_REG_RTCCNTL_BASE + 0xd4) #define RTC_MEM_CONF (DR_REG_RTCCNTL_BASE + 0x40 * 4) #define RTC_MEM_CRC_RES (DR_REG_RTCCNTL_BASE + 0x41 * 4) #define RTC_CNTL_DATE_REG (DR_REG_RTCCNTL_BASE + 0x13c) </source> <br><br>
返回到
ESP32 RTC
。
个人工具
登录
名字空间
页面
讨论
变换
查看
阅读
查看源代码
查看历史
操作
搜索
导航
首页
社区专页
新闻动态
最近更改
随机页面
帮助
工具箱
链入页面
相关更改
特殊页面