ESP8266 Memory Map
来自Jack's Lab
(版本间的差异)
(→内存映射) |
(→内存映射) |
||
第22行: | 第22行: | ||
#define FLASH_MAX_SIZE 0x01000000 // 16 MB | #define FLASH_MAX_SIZE 0x01000000 // 16 MB | ||
#define FLASH_CACHE_MAX_SIZE 0x100000 // Size of Cached Flash | #define FLASH_CACHE_MAX_SIZE 0x100000 // Size of Cached Flash | ||
+ | |||
+ | /* dport (io1) section */ | ||
+ | #define DPORT_BASE dport_ // 0x3ff00000 | ||
+ | |||
+ | /* io2 section */ | ||
+ | #define IO2_BASE io2_regs_ // 0x3ff20000 // Size: 6144 bytes | ||
+ | |||
+ | /* io3 section */ | ||
+ | #define UART0_BASE uart0_ // 0x60000000 | ||
+ | #define SPI1_BASE spi1_ // 0x60000100 | ||
+ | #define SPI0_BASE spi0_ // 0x60000200 | ||
+ | #define GPIO_BASE gpio_ // 0x60000300 | ||
+ | #define HDRF_BASE hdrf_ // 0x60000500 | ||
+ | #define TIMER_BASE timer_ // 0x60000600 | ||
+ | #define RTC_BASE rtc_ // 0x60000700 | ||
+ | #define IOMUX_BASE iomux_ // 0x60000800 | ||
+ | #define WDT_BASE wdt_ // 0x60000900 | ||
+ | #define SDIO_BASE sdio_ // 0x60000A00 | ||
+ | #define SCL_BASE scl_ // 0x60000B00 | ||
+ | #define SAR_BASE sar_ // 0x60000D00 | ||
+ | #define I2S_BASE i2s_ // 0x60000E00 | ||
+ | #define UART1_BASE uart1_ // 0x60000F00 | ||
+ | #define RTC_RAM_BASE rtc_ram_ // 0x60001000 // Size: 1024 bytes | ||
+ | #define RTC_MEM_BASE rtc_mem_ // 0x60001100 | ||
+ | |||
+ | /* io4 section */ | ||
+ | #define IO4_BASE io4_regs_ // 0x60009800 // Size: 1536 bytes | ||
</pre> | </pre> | ||
+ | |||
<br><br> | <br><br> | ||
<br><br> | <br><br> |
2015年12月6日 (日) 09:43的版本
1 编译布局
2 内存映射
/* RAM */ #define RAM_BASE 0x3FFE8000 #define RAM_SIZE 0x00018000 // Size: 98304 bytes #define RAM_BIOS_DATA_BASE 0x3FFFC000 // ROM-XTOS system data RAM. Size: 16384 bytes /* IRAM */ #define IRAM_BASE 0x40100000 #define IRAM_SIZE 0x00008000 // Size: 32768 bytes /* FLASH */ #define FLASH_BASE 0x40200000 #define FLASH_MIN_SIZE 0x00080000 // 512 KB #define FLASH_MAX_SIZE 0x01000000 // 16 MB #define FLASH_CACHE_MAX_SIZE 0x100000 // Size of Cached Flash /* dport (io1) section */ #define DPORT_BASE dport_ // 0x3ff00000 /* io2 section */ #define IO2_BASE io2_regs_ // 0x3ff20000 // Size: 6144 bytes /* io3 section */ #define UART0_BASE uart0_ // 0x60000000 #define SPI1_BASE spi1_ // 0x60000100 #define SPI0_BASE spi0_ // 0x60000200 #define GPIO_BASE gpio_ // 0x60000300 #define HDRF_BASE hdrf_ // 0x60000500 #define TIMER_BASE timer_ // 0x60000600 #define RTC_BASE rtc_ // 0x60000700 #define IOMUX_BASE iomux_ // 0x60000800 #define WDT_BASE wdt_ // 0x60000900 #define SDIO_BASE sdio_ // 0x60000A00 #define SCL_BASE scl_ // 0x60000B00 #define SAR_BASE sar_ // 0x60000D00 #define I2S_BASE i2s_ // 0x60000E00 #define UART1_BASE uart1_ // 0x60000F00 #define RTC_RAM_BASE rtc_ram_ // 0x60001000 // Size: 1024 bytes #define RTC_MEM_BASE rtc_mem_ // 0x60001100 /* io4 section */ #define IO4_BASE io4_regs_ // 0x60009800 // Size: 1536 bytes