UART 体系结构
来自Jack's Lab
（版本间的差异）
(→常见芯片) |
|||
| 第24行： | 第24行： | ||
== 常见芯片 == | == 常见芯片 == | ||
| − | 8250 | + | * 8250 老芯片，始于 IBM XT，最高波特率应该是 9600bps |
| + | |||
| + | * 16450 最高波特率 38400bps，无收发缓存，收或发一个字节就要一次软件处理，高速下 CPU 负担会很重 | ||
| + | |||
| + | * 16550A 最高波特率 115200bps，收发各有一个 32 字节的 FIFO Buffer | ||
2014年11月11日 (二) 00:46的版本
目录 |
1 概述
UART：Universal Asynchronous Receiver Transmitter，通用异步收发器
即为嵌入式领域最为常说的串口。最常用的波特率为 9600bps、115200bps
“异步”是指不需要额外的时钟线进行数据的同步传输，是一种串行总线接口，只用两根线就可以完成数据的收发：一根线上发送数据，另一根线接收数据
2 逻辑层
3 物理层
4 RS232
5 常见芯片
- 8250 老芯片，始于 IBM XT，最高波特率应该是 9600bps
- 16450 最高波特率 38400bps，无收发缓存，收或发一个字节就要一次软件处理，高速下 CPU 负担会很重
- 16550A 最高波特率 115200bps，收发各有一个 32 字节的 FIFO Buffer
6 参考
