I2S

1 概述

串行数字音频总线 (I2S) 是用于将数字音频器件连接在一起的串行总线接口标准。此规范来自于 Philips® Semiconductor（I2S 总线规范；1986 年 2 月，修订时间为 1996 年 6 月 5 日）

I2S 组件仅在主控模式下运行。它还可在两个方向上运行：作为发射器 (Tx) 和接收器 (Rx)。Tx 和 Rx 的数据是独立的字节流。字节流首先包含最高有效字节，并且第一个字的第 7 位 中存放最高有效位。用于每次采样的字节数（左/右声道的采样）是保持样品所需的最少字节数。

I2S 接口是音频 ADC 和 DAC 组件最常用的接口

I2S总线拥有三条数据信号线：

1、SCK: (continuous serial clock) 串行时钟，也写为 SCLK 或叫 BCLK (位时钟)

对应数字音频的每一位数据，SCK 都有1个脉冲

 SCK的频率 = 2×采样频率×采样位数。

2、WS: (word select) 字段（声道）选择，也叫 LRCK 帧时钟

用于切换左右声道的数据。

 WS的频率 ＝ 采样频率

命令选择线表明了正在被传输的声道

• WS为“1”表示正在传输的是左声道的数据
• WS为“0”表示正在传输的是右声道的数据

WS可以在串行时钟的上升沿或者下降沿发生改变，并且WS信号不需要一定是对称的。在从属装置端，WS在时钟信号的上升沿发生改变。WS总是在最高位传输前的一个时钟周期发生改变，这样可以使从属装置得到与被传输的串行数据同步的时间，并且使接收端存储当前的命令以及为下次的命令清除空间。

3、SD: (serial data) 串行数据，SDATA/DACDAT/ADCDAT

用二进制补码表示的音频数据。

I2S 格式的信号无论有多少位有效数据，数据的最高位总是被最先传输 (在 WS 变化(也就是一帧开始)后的第 2 个 SCK 脉冲处)，因此最高位拥有固定的位置，而最低位的位置则是依赖于数据的有效位数。也就使得接收端与发送端的有效位数可以不同。如果接收端能处理的有效位数少于发送端，可以放弃数据帧中多余的低位数据；如果接收端能处理的有效位数多于发送端，可以自行补足剩余的位(常补足为零)。这种同步机制使得数字音频设备的互连更加方便，而且不会造成数据错位。为了保证数字音频信号的正确传输，发送端和接收端应该采用相同的数据格式和长度。当然，对 I2S 格式来说数据长度可以不同。

对于系统而言，产生SCK和WS的信号端就是主设备，用MASTER表示

另外还需传输一个信号 MCLK，称为主时钟，也叫系统时钟（System Clock），是采样频率的 256 或 384 倍

2 I2S 时序

3 电气特性

输出电压:

• VL <0.4V
• VH > 2.4V

输入电压:

• VIL = 0.8V
• VIH = 2.0V

注：目前使用的TTL电平标准，随着其他IC（LSI）的流行，其他电平也会支持

4 PCM

作为一个对比，常见的 PCM 声卡时序为：

从时序图可以看出，I2S左右声道分别为高低电平，PCM只有一个起始信号，左声道数据紧跟右声道

PCM（PCM-clock、PCM-sync、PCM-in、PCM-out）脉冲编码调制，模拟语音信号经过 ADC 采样以及一定数据排列就是 PCM 了。

PCM 是数字音频的 RAW Data

PCM 理论上可以传输单声道，双声道立体声和多声道